Chociaż rodzina procesów produkcyjnych TSMC N3 (klasa 3 nm) przynosi szereg korzyści pod względem wydajności i efektywności energetycznej, bardzo wysokie koszty tej litografii utrudniają powszechne przyjęcie. Nic dziwnego, że podobno tajwański producent przygotowuje się do obniżenia cen produkcji w 3 nm, aby zachęcić gigantów.
Chociaż w tym momencie wszelkie opublikowane ceny N3 od TSMC należy uznać za plotki, prawdopodobne jest, że koszty produkcji TSMC w procesie N3E będą niższe niż w przypadku początkowego N3. Dopiero okaże się, ile firma będzie pobierać za produkcję na innych litografiach klasy N3, takich jak N3P, N3S i N3X. Obniżenie cen produkcji w 3 nm przyciągnie więcej klientów do tych technologii, ale nie stanie się to z dnia na dzień.
Podobno tajwański producent przygotowuje się do obniżenia cen produkcji w 3 nm, aby zachęcić gigantów.
Mówi się, że technologia produkcji N3 (znana również jako N3B) jest używana tylko przez Apple, ponieważ firma jest największym klientem odlewni, który chce wdrożyć najnowocześniejsze technologie przed innymi. Ale N3 jest kosztowną w użyciu technologią, gdyż intensywnie wykorzystuje litografię ekstremalnego ultrafioletu (EUV) do 25 warstw, a każdy skaner EUV kosztuje teraz od 150 do 200 milionów dolarów, w zależności od konfiguracji. Aby amortyzować koszty, fabryki wyposażone w takie narzędzia produkcyjne, muszą pobierać wyższe opłaty za produkcję w swoim procesie N3 i iteracjach.
Niektórzy twierdzą, że TSMC może pobierać nawet 20 000 USD za wafel N3 – w porównaniu z 16 000 USD za wafel N5 – i chociaż takie wyceny zależą od wielu czynników, kluczową kwestią jest to, że produkcja chipów staje się coraz droższa. Zwiększone koszty oznaczają mniejsze zyski dla firm takich jak AMD, Broadcom, MediaTek, NVIDIA i Qualcomm, dlatego twórcy chipów nie tak ochoczo stawiają na najnowsze procesy produkcyjne.
„Uważamy, że znaczący wzrost [N3] nastąpi w drugiej połowie 2023 r., kiedy zoptymalizowana wersja N3E będzie gotowa” – napisał Szeho Ng, analityk z China Renaissance. „Jego główni klienci w HPC (tj. AMD, Intel), smartfonach (tj. QCOM, MTK) i ASIC (tj. MRVL, AVGO, GUC) prawdopodobnie pozostaną w N4/5 i wybiorą N3E jako swoją pierwszą technologię w klasie N3. Jednocześnie uważamy, że podstawowe N3 (znane również jako N3B) będzie w dużej mierze ograniczone do produktów Apple”.
Aby zachęcić swoich partnerów do korzystania z litografii klasy N3, TSMC rozważa obniżenie cen dla tych technologii. Proces N3E TSMC wykorzystuje EUV tylko do 19 warstw i charakteryzuje się nieco mniejszą złożonością pod względem produkcji, a zatem jest tańszy w użyciu. Tym samym TSMC może obniżyć wycenę produkcji N3E bez szkody dla rentowności. N3E zapewnia jednak zerową przewagę nad N5, jeśli chodzi o skalowanie komórek SRAM, co oznacza większe rozmiary matryc w porównaniu z tymi wykonanymi na N3/N3B.
AMD publicznie ogłosiło, że planuje użyć N3 w niektórych swoich projektach opartych na Zen 5, które mają się ukazać w 2024 r., a NVIDIA ma przesiąść się na N3 w swoich procesorach graficznych nowej generacji opartych na architekturze Blackwell – te mają pojawić się w tym samym przedziale czasowym. Oczekuje się, że ze względu na wysokie koszty przyjęcie węzłów klasy N3 będzie ograniczone do niektórych produktów, więc obniżenie cen prawdopodobnie skłoni projektantów chipów do ponownego rozważenia swojej strategii. Jest też inny problem z N3 od TSMC: niskie uzyski. Niektóre szacunki mówią o wydajności produkcyjnej od 60% do 80%, a źródła w DigiTimes wskazują, że są one poniżej 50%.
Zgłoś naruszenie/Błąd
Pozytywnie
Neutralnie 
Negatywnie
Lubię to!
Super
Ekscytujący 
Ciekawy
Smieszny
Smutny
Wściekły
Przerażony
Szokujący
Wzruszający
Rozczarowany
Zaskoczony
Prawda
Manipulacja
Fake news
Oryginalne źródło ZOBACZ
Dodaj kanał RSS
Musisz być zalogowanym aby zaproponować nowy kanal RSS