JEDEC (Joint Electron Device Engineering Council; organizacja branżowa zajmująca się standardami dla przemysłu mikroelektroniki) poinformował w tym tygodniu, że jest bliski ukończenia prac nad kolejną wersją standardu pamięci DRAM o dużej przepustowości. Chodzi o standard HBM4 (High Bandwidth Memory).
JEDEC zrzesza ponad obecnie blisko 350 firm, które biorą udział w pracach blisko stu komitetów, które zajmują się opracowywaniem standardów akceptowanych przez branżę IT. Komitet HBM4 potwierdził, że proponowany standard HBM4 wprowadza w porównaniu z ze standardem HBM3 dwa razy większą liczbę kanałów na stos. Aby zapewnić kompatybilność urządzeń, standard przewiduje, że pojedynczy kontroler będzie mógł w razie potrzeby współpracować zarówno z układami HBM3, jak i HBM4.
W porównaniu z poprzednią wersją standardu (HBM3), nowy standard zwiększa znacząco szybkość przetwarzania danych, przy jednoczesnym zachowaniu podstawowych funkcji wspieranych przez takie pamięci. Co ważne zmniejszy też radykalnie zużycie energii, zwiększając jednocześnie ilość warstw, z jakich składa się układ pamięci. Udoskonalenia te są niezbędne w zastosowaniach wymagających wydajnej obsługi dużych zbiorów danych i skomplikowanych obliczeń, a takie właśnie wymogi stawia przed pamięcią najbardziej dynamicznie rozwijająca się obecnie technologia, jaką jest sztuczna inteligencja..
Zobacz również:
HBM4 obsługuje warstwy mające pojemności 24 GB i 32 GB, a także stosy zawierające różną liczbę warstw (4, 8, 12 i 16). Obecnie duże osiągnięcia w opracowywaniu technologii produkcji pamięci HBM4 mają dwie firmy: południowo-koreańska firma SK Hynix i tajwańska firma TSMC. Podpisały one niedawno wstępne porozumienie MoU (Memorandum of Understanding), które zakłada iż będą wspólnie pracować nad pamięciami HBM (High Bandwidth Memory), co ma im pomóc w stawieniu czoła ich największemu rywalowi, jakim jest Nvidia.
Zgłoś naruszenie/Błąd
Oryginalne źródło ZOBACZ
Dodaj kanał RSS
Musisz być zalogowanym aby zaproponować nowy kanal RSS